龍谷大学図書館

Verilog HDL論理合成入門 : RTL記述&ネットリストのリファレンス

Jayaram Bhasker著 ; 佐々木尚訳. -- CQ出版, 2001. -- (Design wave books). <BB21130162>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 配置場所 請求記号 資料ID コメント 状態 禁帯出区分 予約 Web書棚
0001 瀬田.本館2F開架 548.2/ハシウ 30100034933 一般 0件
巻号
所蔵館 瀬田
配置場所 瀬田.本館2F開架
請求記号 548.2/ハシウ
資料ID 30100034933
コメント
状態
禁帯出区分 一般
返却予定日
予約 0件
Web書棚

書誌詳細

標題および責任表示 Verilog HDL論理合成入門 : RTL記述&ネットリストのリファレンス / Jayaram Bhasker著 ; 佐々木尚訳
Verilog HDL ロンリ ゴウセイ ニュウモン : RTL キジュツ & ネット リスト ノ リファレンス
出版・頒布事項 東京 : CQ出版 , 2001.5
形態事項 203p ; 24cm
巻号情報
ISBN 4789833542
書誌構造リンク Design wave books <BB10012062>//a
 >>シリーズで再検索する
その他の標題 原タイトル:Verilog HDL synthesis : a practical primer
NCID BA52081133
本文言語コード 日本語
著者標目リンク Bhasker, Jayaram <AU00254807>
著者標目リンク 佐々木, 尚
ササキ, ヒサシ <>
分類標目 情報工学 NDC8:548.2
分類標目 情報工学 NDC9:548.2
件名標目等 電子計算機||デンシケイサンキ
件名標目等 電子計算機 -- プログラミング||デンシケイサンキ -- プログラミング